Miles de libros con descuentos a un sólo clic - 50% de dto  Ver más

Enviar a
Montevideo, Montevideo
0

Mi Cuenta

  • argentina
  • chile
  • colombia
  • españa
  • méxico
  • perú
  • estados unidos
  • internacional

menú

Selecciona tu país

América

Europa

Resto del mundo

portada Verification Methodology Manual for Systemverilog (en Inglés)
Formato
Libro Físico
Autor
Editorial
Idioma
Inglés
N° páginas
503
Encuadernación
Tapa Blanda
Dimensiones
23.4 x 15.6 x 2.7 cm
Peso
0.73 kg.
ISBN13
9781461498131
N° edición
2006th
Categorías

Verification Methodology Manual for Systemverilog (en Inglés)

Janick Bergeron (Autor) · Alan Hunter (Autor) · Eduard Cerny (Autor) · Springer · Tapa Blanda

Verification Methodology Manual for Systemverilog (en Inglés) - Bergeron, Janick ; Cerny, Eduard ; Hunter, Alan

Libro Nuevo Importado
Envío: 16 a 22 días háb.
$ 8.088$ 4.044
-50%
Costos de importación incluídos en el precio ✅
Libro Nuevo

Quedan más de 100 unidades

$ 4.044
Llega entre el 20 Ago y el 31 Ago a Montevideo, Montevideo. Seleccionar ubicación

Elige la lista en la que quieres agregar tu producto o crea una nueva lista

Ir a Mis Listas
Calcula el costo de envío

Reseña del libro "Verification Methodology Manual for Systemverilog (en Inglés)"

Provides a reference methodology that can be adopted by designers and verification engineers for all types of System-on-a-Chip projects. With authors from ARM(R) and Synopsys(R), it combines ARM's expertise in the verification of complex, configurable IP from transaction-level SystemC to timing-critical register-transfer level (RTL) implementation, and Synopsys' strength in delivering an integrated RTL and system verification platform, including tools and verification IP. Verification Methodology Manual for SystemVerilog describes SystemVerilog language features relevant to functional verification and provides a blueprint for a robust, scalable verification architecture based on industry best practices. This book also specifies a standard set of libraries for assertions and commonly used verification functions, such as stimulus generation, simulation control and coverage analysis, to help implement the recommended methodology. The Manual can help SoC development teams achieve faster and more effective design verification. It also guides verification IP providers to follow a consistent and well-documented architecture, enabling end users to easily integrate verification IP from multiple sources.

Opiniones del libro

Ver más opiniones de clientes
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)

Preguntas frecuentes sobre el libro

¿El libro es original?

Todos los libros de nuestro catálogo son Originales.

¿En qué Idioma está escrito el libro?

El libro está escrito en Inglés.

¿Cuál es la encuadernación de este libro?

La encuadernación de esta edición es Tapa Blanda.

Preguntas y respuestas sobre el libro

¿Tienes una pregunta sobre el libro? Inicia sesión para poder agregar tu propia pregunta.

Opiniones sobre Buscalibre

Ver más opiniones de clientes